


Design Wave
BOOKS

VHDLで学ぶ デジタル回路設計

デジタル回路の理論と
VHDL設計の基礎を同時に学ぶ

吉田 たけお
尾知 博 共著



見本

第0章

デジタル回路設計の世界

デジタル回路は、コンピュータの心臓部としての役割だけでなく、テレビ、ビデオ、オーディオ、携帯電話、テレビゲームなどの一般家電の制御中枢としての役割を担っており、その応用分野は、半導体技術の進歩とともに広がり続けている。このようなデジタル回路は、一体どのように設計されるのであろうか？ここでは、デジタル回路設計の世界を概観しよう。

0.1(*) デジタル回路の設計過程

0.1.1 デジタル回路設計における設計段階

デジタル回路は、その設計を開始してから実際のLSI回路として**実現 (implementation)** されるまでに、**図 0.1** に示すような設計過程を経る。

(1) 方式設計 (system design)

- デジタル回路の動作やそれを実現する手順、アーキテクチャなどの仕様を決定する。

(2) 機能設計 (functional design)

- 必要となる構成要素や構成要素間のデータの流れを決定する。

(3) 論理設計 (logic design)

- ゲート回路などのデジタル素子を用いた回路図を作成する。

(4) 回路設計 (circuit design)


- トランジスタなどのアナログ素子を用いた回路図を作成する。

(5) レイアウト設計 (layout design)

- LSI プロセスにおけるプリントマスク原画となるマスクパターンを作成する。

デジタル回路の設計は、上記(1)～(5)の順に行われ、各段階における設計作業が終了すると、**図 0.1** に示すように、その設計作業が正しく行われたかどうかを確認する。この確認作業を**設計検証 (design verification)** または単に**検証 (verification)** とする。検証の結果、設計作業が正しく行われていると判断された場合は、次の設計段階に進む。一方、設計作業が正しく行われていないと判断された場合は、その設計段階または以前

図 0.1 デジタル回路の設計過程



の設計段階に戻って^{注1}、設計作業をやり直す。この設計作業のやり直しは、検証結果が良くなるまで繰り返される。すなわち、デジタル回路は、設計と検証の繰り返し作業によって実現されていく。

設計の初期の段階では、実際のデジタル回路に対する物理的なイメージが少なく非常に抽象的である。設計が進んでいくと、具体的な回路イメージに近づいていく。デジタル回路の設計においては、抽象度の高い設計段階を高レベル (high level) といい、抽象度の低い設計段階を低レベル (low level) という。上記の設計過程は、高いレベルから低いレベルへと進んでいくため、トップダウン設計 (top-down design) と呼ばれる。一方、これとは逆に、低いレベルから高いレベルへと進めていく設計手法もあり、これをボトムアップ設計 (bottom-up design) と呼ぶ。

0.1.2 トップダウン設計とボトムアップ設計

トップダウン設計手法は、まずデジタル回路全体の動作や機能を決定し、徐々に具体化 (回路化) していく方法である。トップダウン設計手法は、ハードウェアの基礎知識が無くても比較的容易に設計作業が行え

注1：実際の設計現場では、各設計段階が独立しているため、以前の設計に戻ってやり直すことができない。

第1章

2進数とゲート回路

コンピュータやそれを構成するデジタル回路では、各桁が‘0’または‘1’で表現される2進数を用いて数値計算を行っている。理由は、‘0’と‘1’の2値を表現できるエレクトロニクス素子が安価で簡単に製作実現できるからである。本章では、こうしたデジタル回路の基本である2進数とゲート回路について学び、デジタル回路の世界の入口を覗いてみることにする。

1.1 10進数と2進数

1.1.1 導入

導入演習 1.1 (10進数の加算と2進数の加算)

以下に示した10進数 (decimal number) の加算 $(18)_{10} + (85)_{10}$ の計算手順を参考にして、2進数 (binary number) の加算 $(1101)_2 + (0101)_2$ の計算手順を示しなさい。ただし、 $(x)_n$ は、 x が n 進数であることを表している。

$$(18)_{10} + (85)_{10} = (103)_{10}$$

キャリ (桁上げ)

$$\begin{array}{r} \boxed{+1} \quad \boxed{+1} \\ \vdots \quad \vdots \\ \begin{array}{r} 1 \quad 8 \\ +) \quad 8 \quad 5 \\ \hline 1 \quad 0 \quad 3 \end{array} \end{array}$$

[解]

$$(1101)_2 + (0101)_2 = (10110)_2$$

キャリ (桁上げ)

$$\begin{array}{r} \boxed{+1} \quad \boxed{+1} \\ \vdots \quad \vdots \\ \begin{array}{r} 1 \quad 1 \quad 0 \quad 1 \\ +) \quad 0 \quad 1 \quad 0 \quad 1 \\ \hline 1 \quad 0 \quad 0 \quad 1 \quad 0 \end{array} \end{array}$$

□

このように、2進数の加算手順は、10進数の加算と同様に、最下位桁から順にキャリ (carry: 桁上げ) を考慮しながら計算していく。ここで、1桁の2進数の加算を図1.1の回路ブロックで表現しておくこと、導入演習1.1で示したような4桁の2進数の加算を実行する回路は、図1.2のブロック図となることが理解できる。

図 1.1 2進加算器 (1桁分)





図 1.2 2進加算器 (4桁分)



$$(A_3 A_2 A_1 A_0)_2 + (B_3 B_2 B_1 B_0)_2 = (C_3 S_3 S_2 S_1 S_0)_2$$

この演習で考えた2進加算器は、コンピュータで数値計算を行っているCPUに必ず内蔵されている、基本的でかつ重要なデジタル回路である。さてそれでは、こうした2進加算器は、実際にはどのような素子を用いて実現されているのであるのか？本書の目的の一つは、こうしたデジタル回路の設計を行うことである。本書を読み進んでいくにつれて、加算器などの実用上重要なデジタル回路の設計や解析が行えるようになる。

1.1.2 2進数の表現


まず始めにデジタル回路で扱われる2進数の表現について検討しよう。

◆ n進数

m桁のn進数 $I = (a_{m-1} a_{m-2} \dots a_0)_n$ の10進数における値 $V(I)$ は、

$$V(I) = a_{m-1} \times n^{m-1} + a_{m-2} \times n^{m-2} + \dots + a_0 \times n^0 \tag{1.1}$$

$$= \sum_{i=0}^{m-1} a_i n^i \tag{1.2}$$



と表される。なお、 n 進数の各桁 a_i , $i = 0, 1, \dots, m-1$ は, $\{0, 1, \dots, m-1\}$ のいずれかの値をとる。

◆ 小数の表現

1未満の小数を n 進数で表す場合は、10進数の場合と同様に小数点を用いて、

$$F = (.a_{-1}a_{-2}\cdots a_{-k})_n \quad (1.3)$$

と表す。各桁 a_{-i} は n^{-i} の重みをもつので、 F の10進数としての値 $V(F)$ は、

$$V(F) = a_{-1} \times n^{-1} + a_{-2} \times n^{-2} + \cdots + a_{-k} \times n^{-k} \quad (1.4)$$

$$= \sum_{i=1}^k a_{-i} n^{-i} \quad (1.5)$$

となる。

◆ 2進数とその10進数としての値

以上より、一般に2進数 B は、

$$B = (a_{m-1}a_{m-2}\cdots a_0.a_{-1}a_{-2}\cdots a_{-k})_2 \quad (1.6)$$

で表現され、その10進数としての値 $V(B)$ は、式(1.2)、式(1.5)より、

$$V(B) = \sum_{i=0}^{m-1} a_i 2^i + \sum_{i=1}^k a_{-i} 2^{-i} \quad (1.7)$$

となる。

◆ ビットとバイト

2進数において各桁をビット (bit) という。また8桁の2進数、すなわち8ビットのかたまりを1バイト (byte) と呼ぶ。

バイトにはキロ (kilo: K)、メガ (mega: M)、ギガ (giga: G) などの補助単位が付くことが多い。通常、キロは1,000、メガは1,000 K、ギガは1,000 Mを表す。しかし、2進数を扱うコンピュータやデジタル回路の世界では、 $2^{10} = 1,024$ バイトを1キロバイト (Kbyte: KB)、 2^{20} バイト = 1,024 キロバイトを1メガバイト (Mbyte: MB)、 2^{30} バイト = 1,024 メガバイトを1ギガバイト (Gbyte: GB) と表すので注意が必要である。

◆ 2進化10進 (BCD) 符号

デジタル回路では2進数を扱うが、我々がよく使用する10進数を2進数に変換する必要がある。この変換には10進数を各桁ごとに2進数で表す2進化10進 (binary coded decimal: BCD) 符号が、比較的簡単に変換を行えるために、よく用いられる。1桁の10進数に対するBCD符号の対応表を表1.1に示す。

例えば、2桁の10進数 $(84)_{10}$ は、 $(10011000)_2$ の7桁の2進数で表される。この10進数 $(84)_{10}$ をBCD符号で表す場合、各桁毎に表1.1の対応に従って2進化する。すなわち $(84)_{10}$ は、BCD符号では $(10000100)_{\text{BCD}}$ と8桁の2進符号として表される。

第7章

VHDLによるデジタル回路設計

前章までで、デジタル回路に関する内容を一通り終えたので、以下では、VHDL 設計におけるヒントやデジタル回路の実装技術などについて述べておく。また、VHDL を使い始めて半年程度の初心者の記述例を紹介するので、こちらも参考にしていきたい。

7.1 デジタル回路の設計方針

デジタル回路(論理回路)は、**組み合わせ回路**と**順序回路**とに大別される。ここでは、これらの回路の違いや HDL を用いた回路設計の流れについて述べる。

7.1.1 データパスと制御回路

一般にデジタル回路といった場合、**同期式順序回路**を指すことが多い。この同期式順序回路は、**図 7.1**(次頁)に示すように、**データパス(data path)**と**制御回路(controller)**から構成される。データパスは、算術演算、論理演算などのデータ処理を中心に行う回路であり、データパスの入出力を、それぞれ**データ入力(data input)**、**データ出力(data output)**と呼ぶ。また制御回路は、データパスを制御するための回路であり、制御回路の入出力を、それぞれ**制御入力(control input)**、**制御出力(control output)**と呼ぶ。

データパスの設計では、まず、必要なフリップフロップ(FF)やレジスタを配置し、次に FF やレジスタ間でのデータ処理を行う組み合わせ回路を設計する、という手順が踏まれる。

制御回路は、データパス内の FF やレジスタへの制御信号(リセット信号やイネーブル信号など)を生成する。この制御回路は、通常、**ステートマシン**^{注1}として設計される。


すなわち、デジタル回路の設計には、データパスとしての同期式順序回路と組み合わせ回路の設計および制御回路としてのステートマシンの設計が含まれていることになる。

7.1.2 組み合わせ回路と順序回路の違い

デジタル回路の多くは、組み合わせ回路としても順序回路としても設計可能である。実際に本書では、次章で RSA 暗号器と呼ばれる回路を両方の場合について設計する。ここでは、デジタル回路を組み合わせ回路として設計する場合と順序回路として設計する場合との違いについて述べる。

注1：ステートマシンは、学術的には順序回路と同義である。しかし、実際の設計現場では、データパスを制御するための回路をステートマシンと呼ぶことが多いので、本書でも順序回路とステートマシンを使い分けることにする。

図 7.1 同期式順序回路のモデル(データパスと制御回路)



◆ 回路規模の違い

たとえば、乗算器を考えてみよう。乗算器を順序回路として実現する場合、通常、被乗数をシフトレジスタに格納しておき、シフトしながら加算を行うという方法をとる。この場合、32ビット乗算器を順序回路として実現すると、4,000ゲート程度に収まる。一方、組み合わせ回路として実現した場合、10,000ゲート程度の回路規模になる。

なお、上記のゲート数は正確な値ではない。設計の仕方によって、これらの数値は大幅に異なるので、あくまでも参考値にとどめていただきたい。また、もともと規模の小さい回路の場合、上記のようにはならない。たとえば、8ビット乗算器を組み合わせ回路として実現した場合、500ゲート程度になる。これに対して、順序回路として実現すると、700ゲート程度になってしまう。

◆ 処理時間の違い

上記のような32ビット乗算器を順序回路として実現した場合、計算が終了するまでに、32クロック(被乗数の桁数)分の処理時間を必要とする。一方、組み合わせ回路として実現した場合、1クロック(組み合わせ回路の遅延時間)分の処理時間で計算が終了する^{注2}。

以上のように、デジタル回路を組み合わせ回路として実現すると、一般に回路規模は大きくなるが、出力が得られるまでの処理時間は格段に短くなる。もともと規模の小さい回路や演算器などの高速処理を行わせたい回路などは、できる限り組み合わせ回路として設計するのが望ましい。

ところで、次章で設計するRSA暗号器では、暗号の安全性を考慮した場合、後述するように1024ビットから2048ビット程度の乗算器が必要になる。このような大きな乗算器を組み合わせ回路として設計すると、数百万ゲートを越える規模になってしまう。非現実的である。このような場合は、乗算器を順序回路として設計する必要がある。

7.1.3 ステートマシンを設計する目的


前述のように、ステートマシンは、データパスの制御回路として用いられる。ここでは、8ビット乗算器を例にして、ステートマシンを設計する目的を説明する。

◆ 8ビット乗算器のデータパス

いま、 $X = (x_7, x_6, \dots, x_0)$, $Y = (y_7, y_6, \dots, y_0)$ とし、 $Z = X \times Y = (z_{15}, z_{14}, \dots, z_0)$ を計算する8ビット乗算器を順序回路として実現することを考える。8ビット乗算器を順序回路として実現するには、被乗数 X を

注2: クロックの周期や組み合わせ回路の遅延時間を考慮していないので、順序回路の方が32倍の時間を必要とするとは言えない。

図 7.2 8ビット乗算器のデータパスの例



MSB 側にシフトしながら加えていけばよい。具体的には、図 7.2 のような回路構成にすればよい。

図 7.2 では、被乗数 X を MSB 側にシフトさせるシフトレジスタ A、乗数 Y を LSB 側にシフトさせるシフトレジスタ B および、計算結果を保持するレジスタ C の計 3 個のレジスタを用いている。加算器およびセレクタは組み合わせ回路として実現する。

セレクタは、 $y_0 = 1$ のときに加算器の出力を選択し、 $y_0 = 0$ のときはレジスタ C の出力を選択する。すなわち、シフトレジスタ A により、被乗数 X の 2 倍の値を次々と生成し、シフトレジスタ B の LSB が 1 のときに、その値を加算していく。この過程を乗数の桁数回繰り返すことにより、乗算の機能を実現する。

◆ 8ビット乗算器の制御回路

しかし、図 7.2 に示す回路は、乗算器として不完全である。なぜならば、加算を行う回数を制御する機構がこの回路には無いためである。この制御機構を実現するために、ステートマシンが用いられる。

ステートマシンの設計においては、「状態」の概念が必要となる。そこで、図 7.2 のデータパスに行わせた動作を、順をおって見てみよう。まず計算を始める前に、各レジスタを初期化(リセット)する必要がある。次に、被乗数および乗数を読み込み、実際の計算を開始する。乗算の計算は、乗数の桁数回の加算を行うことによって終了する。以上の一連の動作は、状態遷移図を用いると明確に表現できる。これを図 7.3 (p.160) に示す。

このように状態遷移図は、データパスを制御するための一連の動作を表すのに適している。また既に説明したように、状態遷移図をもとにデジタル回路を設計する方法も確立されている。以上のような理由によって、データパスの制御回路としてステートマシンが用いられている。

なお参考のために、8ビット乗算器の順序回路としての VHDL 記法をリスト 7.1 (次頁) に示す。また、リスト 7.1 の各 process の役割を表 7.1 (p.160) に示す。リスト 7.1、図 7.2、図 7.3 をよく見て、リスト 7.1 が乗算器になっていることを確認してほしい。

7.1.4 HDL によるデジタル回路設計の流れ

ここでは、HDL を用いたデジタル回路設計の流れについて説明する。

HDL を用いたデジタル回路の設計には、

- 設計期間を短縮できる
- 過去の設計資産を再利用しやすくなる

リスト 7.1 乗算器の順序回路としてのVHDL記述

```

library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_unsigned.all;

entity MULTIPLIER is
    generic( L : integer := 8 );
    port ( CLK, RESET, START : in std_logic;
          X : in std_logic_vector(L-1 downto 0);
          Y : in std_logic_vector(L-1 downto 0);
          Z : out std_logic_vector(2*L-1 downto 0));
end MULTIPLIER;

architecture SYNC_SEQ of MULTIPLIER is

    type STATE is (INIT, OP_MUL);
    signal CRST, NTST : STATE;
    signal SET_MUL : std_logic;
    signal S_X : std_logic_vector(2*L-2 downto 0);
    signal S_Y : std_logic_vector(L-1 downto 0);
    signal S_ADD, S_SEL, S_MUL : std_logic_vector(2*L-1 downto 0);
    signal C_MUL : integer range 0 to L+1;
    constant ZV_X : std_logic_vector(L-2 downto 0) := (others => '0');

begin
    P_CONTROL_REG: process ( CLK, RESET ) begin
        if ( RESET = '1' ) then
            CRST <= INIT;
        elsif ( CLK'event and CLK = '1' ) then
            CRST <= NTST;
        end if;
    end process;

    P_CONTROL_CNT: process ( CLK ) begin
        if ( CLK'event and CLK = '1' ) then
            if (CRST = INIT) then
                C_MUL <= 0;
            elsif ( CRST = OP_MUL ) then
                C_MUL <= C_MUL + 1;
            end if;
        end if;
    end process;

    P_CONTROL_STATE: process ( CRST, C_MUL, START ) begin
        case CRST is
            when INIT => if ( START = '1' ) then
                SET_MUL <= '1';
                NTST <= OP_MUL;
            else
                SET_MUL <= '0';
                NTST <= INIT;
            end if;
        end case;
    end process;

```

Appendix A

VHDLの文法概要

本書では、初心者向けの文法書としても使用できるように、VHDLの主要な構文を解説する。VHDLには、本書で解説する構文以外にも多くの構文がある。それらの構文の詳細は他の文献に譲るが、本書で解説する構文を理解しておけば、VHDLの知識としてはとりあえず十分である。

A.1 VHDLの記述方法

まずVHDLの記述方法について述べておく。

VHDL記述は、図A.1(a)(次頁)に示すように、library宣言、entity宣言、architecture宣言、configuration宣言から構成される。このうち、entity宣言、architecture宣言^{注1}は、全階層において記述する必要があるが、library宣言、configuration宣言は、必要に応じて記述すればよい。なお本文で述べたように、configuration宣言は、最上位階層では必ず記述する。

なお、パッケージを記述する場合、そのVHDL記述は、図A.1(b)に示すように、library宣言、package宣言、package_body文から構成される。

A.2 VHDLの構文解説

本書の構文解説は、以下のような構成になっている。

(1) 構文

VHDLの構文を学ぶ。なお構文の表記は、以下の規則に従っている。


(a) 予約語(キーワード)と識別子について

予約語: VHDLにおいて、予め用途の定められている文字列を予約語(キーワード)という。VHDLでは大文字と小文字を区別しないが、予約語と識別子を区別するために、本書では小文字を用いて予約語を記述する。


識別子: 回路名、信号線名など、設計者が定める必要のある文字列を識別子という。識別子には、英数字とアンダースコア(‘_’)を用いることができる。ただし、識別子の最初の文字に数字を用いることや、識別子の最後の文字にアンダースコアを用いることはできない。また、アンダースコアを連続して用いることもできない。なお、予約語と識別子を区別するために、本書では大文字を用いて識別子を記述する。

注1: ライブラリに格納しておくこともできる。

図 A.1 VHDL 記述の構造



(a) 回路の記述



(b) パッケージの記述

(b) 省略記号について

[]: 省略可能な部分を“[”と“]”で括る。ただし，“[”と“]”で括られた部分を記述する場合は、たかだか一つだけ記述可能である。

{ }: 省略可能な部分を“{”と“}”で括る。ただし，“{”と“}”でられた部分を記述する場合は、複数(回)記述できる。

(2) 機能解説

構文の機能に関する簡単な説明文を示す。


(3) 使用例

構文の使用例とその解説を示す。

● 構文解説 1 (architecture 宣言)

[構文]

```
architecture アーキテクチャ名 of エンティティ名 is
    { 宣言文 }
begin
    { 同時処理文 }
end [ アーキテクチャ名 ];
```



【機能解説】

- `architecture` 宣言は、エンティティに対する一つのアーキテクチャを宣言するための構文である。VHDL では、一つのエンティティに対して、複数のアーキテクチャを持たせることができる。アーキテクチャ名は、それらのアーキテクチャを区別するための識別子である。
- アーキテクチャ名の付け方に対する制限は特にないが、どの設計段階に対応する記述なのか、また、構造の記述なのか、動作の記述なのかがわかるような識別子を用いることが望ましい。
- `architecture` 宣言の宣言文を記述する箇所を **architecture 宣言部**、同時処理文を記述する箇所を **architecture 本体** という。architecture 宣言部には、`signal` 宣言、`constant` 宣言、`type` 宣言、`subprogram` 宣言、`component` 宣言などを記述する。

【使用例】

```
architecture STRUCTURE of FULL_ADDER is
begin
  { 同時処理文 }
end STRUCTURE;
```

この使用例では、“FULL_ADDER”という名前(エンティティ名)の回路を“STRUCTURE”というアーキテクチャ名で設計することを宣言している。 □

● 構文解説 2 (assert 文)

【構文】

```
assert 条件 [ report "出力メッセージ" ] [ severity エラー・レベル ];
```

【機能解説】

- `assert` 文は、シミュレーション時に、メッセージを表示させるための構文であり、論理合成後の回路構造には影響を与えない。
- `assert` 文は、条件が成り立たなかった場合に、`report` 文で指定した出力メッセージおよび `severity` 文で指定したエラー・レベルを表示する。エラー・レベルを指定する場合、あらかじめ列挙タイプとして定義されている“NOTE, WARNING, ERROR, FAILURE”のいずれかを指定する必要がある。
- `assert` 文は、`architecture` 本体、`entity` 宣言、`process` 文、`block` 文、`subprogram` 本体などに記述することができる。

【使用例】

```
assert A > B report "Not valid signals" severity WARNING;
```

この使用例では、シミュレーション時に `assert` 文の箇所で、その条件 $A > B$ が成り立たなかった

ISBN978-4-7898-5295-1

C3055 ¥3400E

CQ出版社



9784789852951



このPDFは、CQ出版社発売の「VHDLで学ぶデジタル回路設計【オンデマンド版】」の一部見本です。

内容・購入方法などにつきましては以下のホームページをご覧ください。

内容 <https://shop.cqpub.co.jp/hanbai/books/52/52951.htm>

購入方法 <https://www.cqpub.co.jp/order.htm>

VHDLで学ぶ デジタル回路設計



見本