


トランジスタ技術 SPECIAL

よく聞く説の理想と現実…ほどよし設計入門!

高速デジタル回路 基板設計のウソ・ホント



IC出力バッファから後段のIC入力バッファまでの等価回路

柿本 哲也 Tetsuya Kakimoto

本書のねらい

プリント基板は、誰でもカンタンに製造をオンライン発注できる時代です。プリント基板設計は、電子回路設計のコモンセンスといえます。

プリント基板における回路動作を理解し、きちんと設計できるようになるのが本書のねらいです。

これからプリント基板上の信号設計から放射ノイズ設計までを行っていくために、その基礎になる部分であるIC(LSI)と入出力(I/O)バッファについて解説します。LSIのどこに着目し、どのような回路として考

えればよいのでしょうか。

本書では、信号周波数100 MHz程度、3.3 VのCMOSインターフェースまたは400 MHz以下程度のLVDSやSSTL(DDRメモリで使われる)を前提にして、それらを考えていきます。

プリント基板設計でまず重要なこと…「エネルギーの発生源」を押さえる

● 信号設計で知るべき2大情報…「エネルギーの発生源」と「伝達する媒体」

信号、電波、熱、基板の設計にかかわらず、いろいろな解析(シミュレーション)があります。どれも極論す




図1 実プリント基板の見たままを等価回路に落とす

第2章

「出力バッファのウソ」 XmAドライブ能力の現実

柿本 哲也 Tetsuya Kakimoto

I/Oの能力を表す 「4 mAバッファ」のウソ

● I/Oのドライブ能力を表す「XXmAバッファ」

LSIのI/Oが持つ出力ドライブ能力を表現する用語に「XXmAバッファ」という言い方があります。これはどういう意味なのでしょう。

「4 mAバッファってどういう意味？」とハードウェア設計者に聞くと大抵は「4 mA流すバッファです」と答えます。でも、その説明は間違いです。

XXmAバッファの意味を説明した資料は一度も見たことがありません。意味を知っている人にどうやって知ったのか聞いても、みんな「いつの間にか」や「何となく」という感じです。

そんな状態なので、意味を知らない人や、ものすごく勘違いしている人が多い用語です。個人的には何でもこんなおかしい用語になったのか不思議で腹立たしいくらいです。

● 4 mA流すバッファだとすると明らかにおかしい

XXmAバッファの意味を説明する前に「4 mAバッファは4 mA流すバッファです」と言うのはウソだということを簡単に証明しましょう。




図1 「4 mAバッファは4 mA流すバッファ」はウソ

3.3 Vで4 mA流すなら、トランジスタのオン抵抗 R_1 は $3.3 \text{ V} \div 4 \text{ mA} \approx 800 \Omega$ 程度。信号波形を調整するために22 Ω などのダンピング抵抗を入れることがあるが、もし R_1 を800 Ω とすると22 Ω を入れても全体の抵抗値があまり変化しないので、確認できるほどの波形の変化はないはず。しかし、ハードウェア設計をしたことがある人なら、22 Ω も入れれば波形が大きく変化することを知っている。これらのことから4 mAバッファが「オン抵抗800 Ω のバッファ(4 mAを流すバッファ)」というのは間違いだということは明らか

普通に回路を描いて、ちょっと考えれば、正しい理屈はともかく、ウソだということはすぐわかります。

図1のようにLSI内部のトランジスタのことを考えてみます。仮に3.3 Vで4 mA流れるなら、トランジスタのオン抵抗値は800 Ω 程度と計算できます。

ハードウェアの設計をしたことがある人であれば、ダンピング抵抗を付けると信号波形が変化することを実際に体験していると思います。回路にもよりますが、22 Ω も付ければ、波形は明らかに変わります。

22 Ω で変化するということは、トランジスタのオン抵抗は大きくても100 ~ 150 Ω だと推測されます。でないと変化は確認できないはず。少なくとも800 Ω みたいな大きな値でないことは明らかです。つまり、「4 mAバッファは4 mA流すバッファ」という理屈が間違いだとわかります。

I/Oのドライブ能力は どのように表されるのか

● 理屈上の「XXmAバッファ」の意味

XXmAバッファというドライブ能力を表現する用語の意味や定義は何でしょう。

本当の意味を説明していきます。「4 mA流せる」ではなく、「4 mA流したときに」という話です。

I/O信号モデルIBISから 入出力特性を読み解く

柿本 哲也 Tetsuya Kakimoto

前章ではシミュレーション・モデルとしてのIBISモデルの位置づけを説明しました。本章では、その中身や利用方法を説明していきます。

まず、一番キモとなるIBISモデルの概要を図1に示します。要素1つ1つの意味と、それがIBISモデルのどこにどのような形で書かれているかを知ることができればほぼOKです。例えばNチャネル・トランジスタのことをPulldownというなじみがない名称で呼んでいますが、名前が違うだけです。図を見て対応がわかれば、理解に困ることはないはずです。

I/O信号モデルIBISから まず読み取るべき3つの要素

IBISモデルの情報を基にSPICEシミュレーションするとしたら、絶対に知るべきは、図2に示すドライブ抵抗、スルーレート、LSIのI/Oセル周りの寄生成分(L , C)という3要素です。

IBISモデルには、それ以外の情報もあれこれ書か

れていますが、ハードウェア設計者であれば、この3つだけでほとんどの場合は不足しないはずですが、以下、この3つの読み取り方を説明していきます。

● 要素①…ドライブ能力を[Pullup] [Pulldown]の特性を表す数表から読み取る

ドライブ能力(ドライブ抵抗)は、信号シミュレーションをする上で一番のキモです。

IBISモデルの中身はテキストで記述されたデータで、トランジスタの特性は $I_{DS}-V_{DS}$ カーブが数字の表で書かれています。それをグラフにすると図3のような感じですが、

実際のIBISモデル内の数字からグラフを書いてみると、「なんだこれ」と思うかもしれません。なじみのない範囲まで記述されていて見慣れたトランジスタの特性とは違い、わかりづらくなっているだけです。

この数表から適切な行を選んで電圧と電流の関係を読み取り、抵抗値を計算します。

● 要素②…スルーレートを[Ramp]の項目から読み取る

スルーレートはIBISモデル内の[Ramp]という項目に書かれています(図4)。 dV/dt の形で1V/0.4nのよ




Figure 5.1 - Conceptual Diagram of Model Keyword Structure

図1 IBISモデルで定義されている要素

IBIS規格の仕様書。

<https://ibis.org/cookbook/cookbook-v4.pdf>

IBISモデルの構造のほぼすべてと言っても過言ではないくらいのキモとなる図。トランジスタをPullup, Pulldownと呼んだりダイオードをClampと呼んだりしているが、単なる決めごとなので、この図と照らし合わせて把握できればよい




図2 IBISモデルから読み取りたいのは3要素

配線インピーダンスと配線遅延

柿本 哲也 Tetsuya Kakimoto

ここまで、信号を励振するLSIについて解説してきました。本章からは、励振する先となる配線について解説していきます。

信号設計(信号シミュレーション)する際、配線について考えることは、主にインピーダンスと配線遅延です。その考え方や理屈について、設計で使える最低レベルからはじめ、それ以上のところまで解説していきます。

配線インピーダンスと共に信号の伝搬遅延(伝搬速度)についても、あわせて解説します。配線遅延(伝搬遅延)と配線インピーダンスは、どちらか片方だけを語るようなものではないので一緒に解説します。


先にネタをばらしておくと、配線インピーダンスと配線遅延はまったく関係がありません。これを言いたいがためにあえて続けて解説します。

配線インピーダンスとは何か

● 基板配線におけるインピーダンスとは

配線のインピーダンスは、回路設計者においては当たり前のはずの重要な単語であり概念です。

しかし長いこと回路設計に携わっている人でもおかしな認識や間違った認識の人を見かけます。Googleで「配線インピーダンス」を検索してトップに出てくるWebページにすらおかしい記述があるように、ネット上にもおかしい情報があります。そういう私自身、偉そうに語れるほどわかっている人は疑問ですが、間違ったイメージを修正する助けくらいにはなると思



すごく薄く切った1枚がインピーダンス

図1 伝送線路と等価とされる回路のイメージ
梯子(ラダー)状の分布定数で考える

ます。

ここでは配線インピーダンスという単語を使っていますが、学術的には特性インピーダンスというほうが正しいかと思います。しかし、なじみのない人にも抵抗がないようにと考えて、ここではあえて、配線インピーダンスという単語を使います。

● インピーダンスは切り口だけの情報

図1に、いわゆる伝送線路と呼ばれるものの回路イメージを示します。紙のように薄く切ったたくあんをイメージすればよいでしょうか。その薄い1枚の切り口の大きさがインピーダンスです。

▶教科書的な回路で考えてみる

もう少し回路的な理屈を考えてみます。


回路の教科書の伝送線路の部分です。配線インピーダンスの導出は、図2のような等価回路から説明されています。途中の面倒な式は省き、最終的な式だけ書きます。

$$Z = \sqrt{\frac{R + j\omega L}{G + j\omega C}} \dots\dots\dots (1)$$

ただし、 R : 線路の抵抗分、 G : 絶縁体の損失分、 L : 線路のインダクタンス分、 C : 線路のコンデンサ分

▶見落としがちなの仮定…十分短い

たいていはここでちょっとした仮定というか、条件がつきます。式(1)で、十分短い距離では R と G はとて小さく無視で(図3)、それらをゼロと仮定すれば最終的な式(2)になる、という感じです。



$$Z = \sqrt{\frac{R + j\omega L}{G + j\omega C}} \dots\dots\dots (1)$$

※ R, L, C, G は全て単位長さ当たりのもの
※ 単位長さは扱う波長に対して十分小さい

図2 教科書的なインピーダンス導出の等価回路

第8章

インピーダンス整合の
ウソ・ホント

柿本 哲也 Tetsuya Kakimoto

動作周波数が数百MHzの信号は、インピーダンス・マッチング(整合)を行った配線を使わないと信号の品質に問題がある、という話が定説です。

それは間違っているわけではないのですが、仕様からのずれが数%あることを気にしたり、製造ばらつきも気にしたりするような厳密さを必要とする要素ではありません。

ICの寄生成分を考えるだけでも意外なほど波形は乱れてしまうからです。マッチングだけを厳密に気にしても意味がないのです。これらのことを簡単なシミュレーションで示します。

実際の設計ではあちこちに波形の乱れを抑えるダンピング抵抗を足すことになります。そういった抵抗を加えるのであれば、配線のインピーダンスは少々雑でも大丈夫です。最終的にICが受信する波形が整う設計を目指しましょう。(編集部)

インピーダンス・マッチングは
本当に必要か

● よくインピーダンス・マッチングは重要と言われている

よく、本や 세미나で「基板設計においてインピーダンス・マッチングは重要」という話を見た・聞いたります。

配線のインピーダンスをマッチングさせるために、あれやこれや、一生懸命対応する設計者が多いと思います。基板の層構成を変えたり、基板製造のとき追加コストを払って配線インピーダンスの保証を求めたりして、インピーダンスを合わせる(インピーダンス・コントロール)することがあります。

しかし、実際の設計において、そこまで必死になってもインピーダンスの合わせ込みをしなくてもいいのでしょうか。

そもそもガチガチのインピーダンス・マッチングというのは、信号品質・信号保証のために必須のことなのでしょうか。理屈として、完璧なマッチングが実現可能なのでしょうか。

● 数百MHz程度ならインピーダンス・マッチングを厳密に行う必要はあまりない

1GHz未満程度の現実の信号設計では、ガチガチの(5%や10%の違いを気にするような)インピーダンス・マッチングはほとんど意味をなさないと考えています。

もちろん、インピーダンスは意識しますし、計算もします。信号をシミュレーションして電気特性(電気信号)を保証することも必要ですし大事です。

ただ、インピーダンスの製造値をガチガチに決めたり、小さなずれも許さずマッチングさせる必要性があるとはとても思えません。

以下、その理屈をちょっとしたシミュレーション事例を見せながら説明していきます。

おそらく本章を読み終わったあとは、「なんだ、もっとゆるく考えていいじゃん」、「インピーダンス・マッチングではなく、別のことをしっかり考えなければいけないんだ」と、感じるようになるはずです。

● 前提条件

本章での話は、SVインターフェース、またはDDR(Double Data Rate)などの動作周波数400MHz(データ・レート800Mbps)以下程度の、基板上での信号についての話です。

Sパラ・インダクタスミス・チャートを使わなければならないようなG/αオーバーの設計とはまったく別の次元の話です。

ICからICまで…
シンプル1対1基板配線の現実

● 現実の基板配線では1対1でも完全なインピーダンス・マッチングは不可能

図1(a)のように、1対1の一番シンプルな形を考えてみます。この形であれば、完全にマッチングさせて完全な信号波形を得ることは簡単、と思う人もいると思います。

回路を図1(b)に示します。ごく一般的に語られる

等長配線のウソ・ホント

柿本 哲也 Tetsuya Kakimoto

信号設計をする際に、間違った理解で問題となる2大巨頭が、前章のインピーダンス・マッチングと、本章の等長配線です。信号設計というこの2つだけしかないと思っている人がいるように感じることがあります。何かあったらこの2つのせいにされるからです。

デザイン・ガイドに「等長配線にすること」と書かれていたら、なんの疑いもなく妄信的に、完璧に、等長配線を実現しようとする設計者が多数派ではないでしょうか。でも、正しい理屈で定量的に考えたことはあるのでしょうか。

おそらくはいずれです。正しく考えたら、なぜ等長配線をそんなに問題にしなければならないのか、疑問に思うはずだからです。

本章では等長配線の正しい理屈を解説します。等長配線の考え方が変わると思います。

などの配線の長さを同じにして、タイミングをそろえると思います。確かに、等長にすることは定性的、理想的には100%正しいし、他に問題がないならそうするのが望ましいとは思いますが、しかし、実際の配線ではそうはいきません。

● 等長配線の実現は簡単ではなくデメリットも多い

等長配線のイメージを図1に示します。直感的にもわかると思いますが、実際の問題として、等長配線にするといろいろ面倒で、デメリットだらけです。

全ての配線の長さを一番長い配線に合わせなければならぬので、配線の面積は大きくなります。図1の配線はたったの7本ですが、このありさまで。

これが16本、32本になると、面積はもっと大きくなって、作業も面倒になるのがわかると思います。面積が増えると、巡り巡って、他に悪影響が及ぶ可能性も高くなります。

● 等長配線しないときの影響を定量的に考える

仕様やデザイン・ガイドの要求する等長配線を守らないとその動作や電氣的機能が保証できないのであれ

等長配線は本当に必要か

● もちろん等長が理想ではあるが…

信号設計(レイアウト)をする際に、バスやブローグ




図1 等長配線のイメージ

デジタル回路基板の面積最小化テクニック

柿本 哲也 Tetsuya Kakimoto

● 基板を小さくするにはわずかな改善を積み重ねる

基板の多層化や部品サイズの小型化など、コストをかければ基板面積を小さくできます。やるべきところにはコストをかけなければなりません。しかし、「何も考えたくないからお金を払う」で済ませるのは良くありません。コストをかけずに基板を小さくしたいなら、丁寧に細かいことを積み重ねていくしかありません。実際、コツコツやって半分くらいの面積にできたことがあります。自分でも驚きました。1つ1つは意味があるのかと思うようなレベルのことでも、あれもこれも丁寧にやっていけば、トータルとして結構な改善になることがあります。塵も積もれば山となる、です。

本稿で説明する内容は、わざわざやらない人も多いかもしれません。でも、それを考えて実行することが、ハードウェア設計者の存在意義のハズです。精神論的にもなりますが、仕事をする者として、常にどこかでは意識するべきです(神は細部に宿る、悪魔は細部に宿る)。

本章の内容…基板の面積を減らす小技をいろいろ紹介

● 前提

ここでは基板の面積を小さく設計するというポイント

表1 基板面積を小さくする方法

手法	効果	実現性
①基板層数	最大	仕様がコストに大きく影響する
②CR部品の選定	中程度	中程度
③小さいICパッケージ選定	小さい	中程度
④適切なI/Oドライブ能力の選定	小さい	I/Oのドライブ能力が選択可能かどうかはデバイス(LSI)の仕様による。追加コストはゼロ
⑤クロストーク設計	大きくはない	追加コストはゼロ
⑥等長配線設計	配線数に比例	追加コストはゼロ
⑦ダンピング抵抗設計	配線数に比例	多少考えることはあるが、コストと面積は減る

トで話をしていきます。

前提として、基板の面積を1/2や1/3にするような大技はありません。1%でも2%でも面積が減ればよい、というようなレベルのことを考えていきます。

面積を減らすと大抵の場合は電気的性能、物理的性能が上がります。なので、性能と信頼性を上げる結果として面積も減る、と理解すると良いと思います。

基板をできるだけ小さくする、というときに考えられることを私なりにまとめると表1のようになります。

● ①基板層数を増やすと基板を小さくできる

基板の層数(図1)は基板面積に大きく影響します。当然、層が多いほど面積は小さくできますし、基本的には電気性能も設計が楽で良い方向です。ただし、コストに大きく関わってきます。製品の基本仕様と電気




図1 基板の層構成

層数が多いほど3次的に自由度が高いため、楽に短く配線(結線)できる。放射ノイズに対して、片面基板は下面にGND面がなく圧倒的に不利、配線のすぐ下にGND面(または電源面)を持つ4層以上は圧倒的に有利。2層基板は配線の使われ方など条件・状況次第だが片面基板に比べればずっと有利。片面基板や2層基板では、信号線は常に横のGNDの位置と大きさを意識して配線しなければならない。4層基板以上ではすぐ下に大きなGND面(リターン面)があるので、GNDがどこにあるかをあまり気にしなくてもよい。大抵の場合は配線幅を決めれば、あとはただ配線すればよい。とにかく、層数が少ないほど物理形状や電気性能に設計の自由度が低く、考えることが多くて技量も時間も必要

他の信号の混入… 「クロストーク」のメカニズム

柿本 哲也 Tetsuya Kakimoto

基板上に配線が複数平行していると、線間容量や相互インダクタンスの影響で、一方の信号が他方の信号に混入するクロストークが発生します。

信号を設計するという点においてクロストークは無視できません。しかし設計の現場では、理屈も定量感もなく「配線が近い、ヤバイから離せ」程度の気分やノリで設計されていることも多いように見受けられます。クロストークのケア(設計)はどうすればよいでしょうか。

クロストークの大きさは条件により大きく変わるので、1つ2つの適当な形を示して「こうすればよい」と言い切ることは難しいです。

ここでは、正しい理屈と考え方を説明したのちに、いくつか具体例を挙げて、どのように考えてどのように計算&設計するのかを示します。

クロストーク設計の現実

● レイアウト設計中にクロストークのシミュレーションを行うのは現実的ではない

ちゃんとした信号シミュレーションシステムがそろっている環境で設計できるなら、パターンを引くたびに信号シミュレーションを行い、クロストークの影響を検討できるのかもしれませんが、そのようなツールや人材がそろっている設計環境など、どれだけあるのでしょうか。

仮にそろっていても、回路図を渡め信号設計を行う回路設計者が、シミュレーション結果を見ながらレイアウト設計まで作業したりレイアウト設計者に細かく指示したりするのは、現実的には難しいでしょう。

● 回路設計の段階で手早くクロストークを考える必要がある

回路設計者がクロストークについて考え、レイアウト設計者へ指示するのは、設計の流れを考えるとそのタイミングは少なく難しいです。

普通に考えれば回路図を決めてレイアウト設計者に

渡す際のレイアウトに関する指示をするとき、そして、レイアウトがある程度できたときのチェック段階の2回だけです。

回路設計者には、それらの段階で、あまり時間をかけずレイアウトに対して的確な指示ができるレベルの理解と知識が必要になります。

何となくの知識しかなく、シミュレーションしないと信号がどうなるかさっぱりわからないとすれば、現実の設計に適切な対応は難しいです。

現実的には、本格的にシミュレーションを行って定量的な考慮をするような場面は、不具合解析や、ギリギリを攻めるようなある意味特別なときだけでしょう。

● 理解が浅いと過剰な対策をしてしまう

大抵の場合、ちゃんと知らない人、理解の浅い人が指示すると、心配だからといって必要十分レベルよりもはるか上の要求や、いらぬ要求をしてしまいます。

特にクロストークは、あるレベルまで信号線同士を離せば問題は100%回避できるという単純明快で絶対的な真理があるので、理屈も量感もない人は、気分できちんと離せ、というだけでやりがちです。

気分ではなく、正しい理屈と正しい量感を知って、必要十分なケアができるようになりましょう。

● 正しい対応をするためには正しい理屈をする必要がある

「クロストークの正しい理屈は、意外と本にも載っていないし、知られていないと感じます。教科書的な図や解説は見かけますが、知らない人が理解するにはちょっと足りません。勘違いしそうで、とか、それだけでは応用できないだろうな、と思います。

そもそも、クロストークのようにそれなりに理解が必要で難しい内容を、2~3枚の絵で説明して理解して設計するのは無理というものです。

ここではそれなりの分量をまるまるクロストークに費やして、手順を踏んで解説していきます。

信号設計における ビアの影響ウソ・ホント

柿本 哲也 Tetsuya Kakimoto

多層基板が当たり前になった現在、信号設計するときビア(via)は避けられません。ビアは自分で簡単に計算できるくらいになっておきたいものです。そんなに難しくありません。

▶ビアは大変と逆に思われがち

Web上にある資料では「ビアはこれだけ信号特性を劣化させる!」みたいなことがよく書いてあり、その影響なのか、ビアはどう考えればよいのかよくわからない、専門家や専門業者でないとうまくシミュレーションできそうにない、と思っている人も多そうです。

▶GHz超えは確かに大変だが数百MHz以下なら問題ない

10 GHz以上の信号を扱うことになれば、慎重に考えなくてはなりません。シミュレーションもLTspiceなどでは考慮できない世界になります。

しかし、数百MHz以下程度と信号周波数が限られていれば、ビアはほとんど無視できるか、ごく簡単な形(簡単な回路)で考えられます。

▶ビアは1 nHのインダクタンスに置き換えて考える

ここでは、おおむね1 GHz以下くらいの、簡単に考えられる範囲でのビアの話をします。この範囲だと、ただの1 nHのインダクタンスとして考慮すればよく、ほとんど無視できる、ということを示します。できるだけ定量的に提示するつもりですが、個人的な主観は多少入ります。

● 前提条件

- 信号周波数が(ギリ良く)1 GHz以下くらい
- 信号ビアについてだけ、GND-GNDビアなどは対象外
- 仕上がり1.6 mm厚の一般的な4層基板、L2とL3に電源層とGND層がある場合
- 放射ノイズについて考え出せばキリがないので信号の線路としてのビアだけを考える

ビアを電気回路として考える

● ビアを構造から考える

▶まじめにいうと等価回路すらNGだが…

ビアを回路として真面目に考えればきりがありません。そもそも、形が3次元的に複雑です[図1(a)]。カップリング(結合)するGNDまたは電源が連続ではありません。この時点で、すごく真面目に考えると、伝送線路や電気回路へ置き換えるべきではなく、電磁氣的に解析する必要があります。とはいえ、前提条件も考えずになんでもかんでも、100%の正しさで考える必要はありません。

▶数百MHz以下なら簡単な等価回路として考える

数百MHz程度の信号に範囲を絞れば、ある程度の簡単な形(回路)で考えることができます。そして数百MHzは、多くのハードウェア設計において十分に高い周波数だと思います。この実用範囲での考え方を示していきます。

● ビアの等価回路

▶LとCで表すこともできるが…

ビアをある程度細かいL、Cの等価回路で考えると、図1(b)のような感じになります。細かくすればきりはないのですが、ここまで考えておけば文句はないレベルでしょう。

▶純に1 nHとするのが楽

信号設計(信号シミュレーション)する場合には、どのような回路で考えるのがよいでしょうか。

厳密にはLとCの線路(伝送線路)と見るのが正しいのですが、あまりにも面倒になるので、解析する場合はとりあえずCを無視して、ギリ良くざっくり1 nHと考える人が多いです(図2)。

どのくらいの周波数で、どのような解析や検討をしたいのかによって、回路としてどう考えるのかが変わってきます。1 GHz以下程度の信号であれば、1 nH相当くらいに考えておけば、ほとんど不都合はありません。

見本

放射ノイズの周波数特性の大枠を決める「共振」現象

柿本 哲也 Tetsuya Kakimoto

● しばらくは放射ノイズの理解に必須な「共振」の解説
本章からは、基板設計における放射ノイズ(主にコンデンサ設計)について解説していきます。まず、放射ノイズの理解のために最も基本かつ必須な理屈である共振について丁寧に説明していきます。

ここで述べる共振は、一般的な基板設計における配線や基板、LC共振、それらの共振のことを示します。基板からの放射ノイズを知るための手順としては、まず共振をしっかり押さえないとダメなはずで、共振についての理解がない、または浅いと、放射ノイズを正しく理解できません。

放射ノイズの理解に まず「共振」の理解が必須な理由

放射ノイズについての本には、なぜか共振にまったく触れられていなかったり、あってもあまりにも簡単でおざなりな説明だけだったりします。ここでは、共振についてこのくらい知っていれば、もう少し楽に放射ノイズ設計を知ることができたのに…と私が思う理由を説明します。

● 「電波として出てくる理屈」は後からでいい

放射ノイズが出る、つまり電波が出るの、なぜでしょう。どのような理屈で出るのでしょうか。

空間に電波が出てくるメカニズムを知るには、アンテナ理論から始めなければなりません。しかし、わからない人に向けてそれを解説して、イヤになって終わるだけでしょ。アンテナの理論は、ある程度イメージができるようになって、必要な場面が出てきたら学べばいいと思っています。

● まずはノイズが特定周波数に偏る原因「共振」を理解したい

ここでは、電波が出るよりもちょっと前の段階、放射ノイズが特定の周波数で出てくる(強調される)理由である共振について説明します。

放射ノイズの理屈を知らない人から見れば、とてもミステリアスです。でも、その基本の仕組み(共振)をきっちり理解すれば、その先は違った景色になると思います。

放射ノイズの大ざっぱなイメージを図1に示します。放射効率、多くの場合はその元になるエネルギーが伝搬する配線や基板(プレーン)の周波数特性(共振特性)です。

その配線や基板の周波数特性を形作る基本メカニズムが共振(現象)です。つまり、放射ノイズを知る、放射ノイズを考えた設計をするためには、共振、共振特性を知らなければならない、ということです。

● 特に「どんな周波数で共振が起こるのか」を解説

物理的な共振現象とはなんぞや、と言われると、それはそれで難しく、わからない人に単純&完璧な理屈で簡単に伝えるのは困難です。ここでは、共振現象そのものについての解説は省略します。

その代わり、共振という根源的な現象を理解したちよつと先が、なぜ特定の周波数で共振が起こるのか、その周波数でどのようなことが起こっているのか、その辺りを重点的に説明します。

「長さ」で起こる共振と 「LC(部品&成分)」で起こる共振

● まずは共振の大枠をつかむ

放射ノイズや、放射ノイズが出るメカニズムがさっぱり理解できない、イメージできない、そういう人は、共振(現象)というものを知らないか、うまく理解できていないと推測します。

アンテナだ、プレーン共振だなどという前に、まずは、共振という大きな原理原則を知りましょう。



図1 放射ノイズを理解するときに重要な関係式
配線や基板などで発生する共振によって放射効率が大きく変わってくる。まずは共振について理解を深める

面解析におけるグラウンドの理想と現実

柿本 哲也 Tetsuya Kakimoto

放射ノイズに直結する基板の面の共振がどのようなものなのかをここまで説明しました。本章では、電源などの面は電気回路としてどのように考えて計算&解析するのかを説明します。

どのような計算がなされるかを知っておくことはとても大切です。「面を解析できるんだ。じゃあシミュレーションしよう」と、基板の形状を入力すれば計算結果は出ます。しかし、確認したい要素が考慮されていないなら、それは意味のない計算です。

基板共振に影響がある「グラウンド(GND)面」について今回着目


● 基板共振は2つの面があってはじめて起こる

電源面(電源プレーン)解析,あるいはグラウンド(GND)面解析,いわゆる電源解析やGND解析は,それ1つの面だけで計算されているような呼び名ですが,物理的には違います。

いわゆる基板共振と呼ばれているものは,物理的な形から正確に言うとなれば平行平板共振であり,2つの対向する面があってはじめて起こる共振です。

平行平板の2つの面のうち,上の面を電源面(電源プレーン),下の面をGND面(GNDプレーン)としたイメージで,電源面の解析およびGND面の考え方について解説していきます(図1)。

面の解析では,電源面の形状はもちろん,対となるGND面の形状も電源面と同じ影響があります。しかしシミュレーションによっては,GND面の形状を無視して,理想的なGNDとして解析する場合もあります。



面解析における理想グラウンド(GND)とリアル・グラウンド(GND)

● 理想GND(完全GND)とリアルGNDがある

電源面やGND面を電気回路として解析をする場合,図2のように2つのモデルを使い分けることになります。理想GNDの回路モデルとリアルGNDの回路モデルです。この2つのモデルは,電気回路としても計算としても大きく異なります。

基板共振の解析ではリアルGNDモデルを使わないことも多いのですが,使う使わないに関係なく,電気回路としてこの2つのモデルの違いをしっかりとっておきたいところです。

▶ モデル名称についてのお断り

本章では,理想GNDモデルおよびリアルGNDモデルという単語を使用します。ここでいう理想GNDモデル(完全GNDモデル)は,技術用語としてPEEC(Partial Element Equivalent Circuits)モデル,という名前があります。

● 理想GNDとリアルGNDの違いのイメージ

電源面の解析を行うときのGND面について,理想GNDとリアルGNDの違いをイメージ的に示したのが図3です。ここでは正方形の均等メッシュを使った例です。計算によっては三角形のメッシュを使うこともあります。メッシュの大きさも均一とは限りません。

電源-GND(面)の解析計算	
リアルGNDモデルによる解析	
● ジッタ解析	● GND面に欠けや穴のある基板の解析
● ESD解析	● 同時スイッチング・ノイズ解析
	etc...
理想GNDモデルによる解析	
十分広く,欠け(スリットや穴)がないきれいな(対向)GND面がある基板の「共振特性」や「電源入力インピーダンス特性」など	

図2 理想GNDモデルでできる解析はリアルGNDモデルでできる解析のごく一部

プリント基板設計で必要となる Sパラメータの基礎知識

柿本 哲也 Tetsuya Kakimoto

第4部では、デジタル回路や製品設計の回路設計者で、信号や高周波部品、アンテナなどの特性(グラフ)くらいは手っ取り早く見られるようにしたい、というような人を対象にSパラメータを理解してもらえるように書いてみます。少しでも実際の高周波設計をやっているような人には、この程度の内容は既にクリアしているでしょうから、違う角度からの理解としてザッと読んでみてください。

避けては通れなくなっている 「Sパラメータ」

● さまざまな回路設計で理解が必須となっている

近年、デジタル回路や製品設計の回路設計者でも、Sパラメータを避けて通れなくなりました。具体的には、GHzオーバの信号特性や高周波部品特性やアンテナ特性などはSパラメータを知らないとお手上げです。Wi-Fi、Bluetooth、ハードウェア設計者でも避けて通れないのはわかると思います。当然、意識の高い人であれば、「知らなきゃまずい」と思い、なんとか頑張るのでしょうか、周波数軸での考え方すら接したことのない人にとって理解するのはかなり大変です。




図1 Sパラメータの解説などでよく見かける最初の原理の説明
これが初歩?…見ただけで引いてしまう

Sパラメータの理解を阻む、 意味不明の資料

● Sパラメータがわからないのは、教える方が悪い

筆者には、大学で電気系を卒業した人にSパラメータを教える機会がありますが、大抵は「なんか大学でやったような」、「何に使うかわからなかった」、「いったいこれナニ?」という反応がほとんどです。筆者自身も「そんな単語があったような」という感じでした。

筆者の場合は、どうしても知る必要があり、運良く時間を費やし、いろいろ考えることができたので、なんとか最低限の格好はつけた感じです。しかし、時間に追われている専業でもない回路設計者などは、「わからない、やっぱり無理」となるのもしょうがないことです。

● 世の中の初歩向けの資料は、本当にわからせる気があるのか?

私から見ると、世の中のSパラメータ初歩という類いの資料がすでに上級レベルでわかった人向けの資料ではないのかという感じがします(図1)。「いきなりこんなの見たら何?」というのが初歩の人の感覚だと思います。

私自身もSパラメータの解説をしてよいのかというレベルの人ですが、逆に初めての人が最低の労力で取っ掛かりができる程度にわかればよいという感じで説明してみます。

理解を阻む本丸は 「謎の4端子」と「行列」

● そのハードル、最初に跳ぶ必要があるのだろうか?

初歩のSパラメータで最初に出てくる4端子と行列が最大のハードルだと思います。

筆者もこれで引っ掛かり、クリアするのに時間がかかりました。ある程度Sパラメータを理解できると「なーんだ。『4端子』、『行列』、そんなの全く要らないじゃん」です。そこで筆者は、初めてのの人に4端子を教

LTspice信号設計集

柿本 哲也 Tetsuya Kakimoto

1. 最もシンプルな基本形：1本の配線

● 回路とシミュレーション①…インピーダンス・マッチングがとれた1本の配線

最もシンプルな1本の配線のシミュレーションです。50 Ω でマッチングされた理想形で基本の理屈を確認します(図1)。






図1 最もシンプルな1本の配線(マッチング)

● 回路とシミュレーション②…インピーダンス・マッチングがとれていない1本の配線

配線とドライバの抵抗がアンマッチングなときの、教科書的な理屈を確認します(図2)。





図2 最もシンプルな1本の配線(アンマッチング)

このPDFは、CQ出版社発売の「トランジスタ技術SPECIAL No.176」の一部見本です。
内容・購入方法などにつきましては以下のホームページをご覧ください。

内容 <https://shop.cqpub.co.jp/hanbai/books/MSP/MSP202610.html>

購入方法 <https://www.cqpub.co.jp/order.htm>

- 本書記載の社名、製品名について — 本書に記載されている社名および製品名は、一般に開発メーカーの登録商標または商標です。なお、本文中では™、®、©の各表示を明記していません。
- 本書掲載記事の利用についてのご注意 — 本書掲載記事は著作権法により保護され、また産業財産権が確立されている場合があります。したがって、記事として掲載された技術情報をもとに製品化をするには、著作権者および産業財産権者の許可が必要です。また、掲載された技術情報を利用することにより発生した損害などに関して、CQ出版社および著作権者ならびに産業財産権者は責任を負いかねますのでご了承ください。
- 本書に関するご質問について — 文章、数式などの記述上の不明点についてのご質問は、必ず往復はがきか返信用封筒を同封した封書でお願いいたします。勝手ながら、電話でのお問い合わせには応じかねます。ご質問は著者に回送し直接回答させていただきますので、多少時間がかかります。また、本書の記載範囲を越えるご質問には応じられませんので、ご了承ください。
- 本書の複製等について — 本書のコピー、スキャン、デジタル化等の無断複製は著作権法上での例外を除き禁じられています。本書を代行業者等の第三者に依頼してスキャンやデジタル化することは、たとえ個人や家庭内の利用でも認められておりません。

 (出版者著作権管理機構委託出版物)

本書の全部または一部を無断で複写複製(コピー)することは、著作権法上での例外を除き、禁じられています。本書からの複製を希望される場合は、出版者著作権管理機構(TEL: 03-5244-5088)にご連絡ください。

高速デジタル回路基板設計のワン・ホント

編集 トランジスタ技術SPECIAL編集部
発行人 櫻田 洋一
発行所 CQ出版社
〒112-8619 東京都文京区千石4-29-14
電話 販売 03-5395-2141
広告 03-5395-2132

定価は裏表紙に表示してあります
乱丁、落丁本はお取り替えします

2026年10月1日発行
©CQ出版株式会社 2026
(無断転載を禁じます)

編集担当者 平岡 志磨子/上村 剛士
DTP 株式会社啓文堂
印刷・製本 三晃印刷株式会社
Printed in Japan