

CQ出版社



フリーの回路シミュレータで動かしながら検証する

特集 D級パワー・アンプの回路設計

■ 第 1 部 準備編 ■

シミュレータの種類から正しい使用法まで

第1章 パワー・エレクトロニクスのシミュレーション技術 荒木 邦彌………… 4

PEシステムの特徴 ―― 5
 PEシステムで使えるシミュレータ ―― 6
 PEシステムでシミュレータを使いこなす方法 ―― 8

DC-DCコンバータの解析を例にして…

A級, B級, C級アンプとD級アンプの相違

■ **コラム** B級アンプの効率計算 —— 23

●●● 第2部 実践編 ■

シミュレーションによる動作検証を行うまえに

PWM波形のスペクトラム分析

第4章 PWM方式D級パワー・アンプの変調方式を検討する 荒木 邦彌 …… 27

三角波比較型とのこぎり波比較型の変調ノイズ ~ハーフ・ブリッジPWM波形のスペクトラム分析~ — 27
 フル・ブリッジの変調ノイズを調べる ~フル・ブリッジPWM波形のスペクトル分析~ 32

ハーフ・ブリッジD級パワー・アンプで検証する

第5章 デッド・タイムと高調波ひずみとPSRR 荒木 邦彌 ………………………… 37

- デッド・タイムで生じるひずみを自励発振式と三角波比較型他励発振式で比較 —— 37
 - 自励発振式と他励発振式のPSRRを比較する ―― 41
 - 方形波比較型他励式と三角波比較型他励式のPSRR ----- 44
 - 電圧モード自励発振型のスイッチング周波数の変動を小さくする ―― 45

基本特性を電圧モードと比較しながら検討する

第6章 電流モードのハーフ・ブリッジロ級パワー・アンプ 荒木 邦彌 ………… 51

- 電流モード自励発振式の基本特性 ―― 51 電流モード三角波比較他励式の基本特性 ―― 55
- 電流モードと電圧モード自励発振式のPSRR ----- 58
- 電流モード自励発振式を定電圧出力に変換する ―― 60

波形ひずみや素子の破壊を招く

CONTENTS

制御部の設計が損失やEMCを左右する

第8章 フル・ブリッジ方式D級パワー・アンプの設計 荒木 邦彌 ……………………… 68

- フル・ブリッジ電力変換部の変換効率 ―― 70 電力変換部を簡易モデル化する ―― 72
- 電流シャント・モニタとOPアンプの簡易モデル化 ―― 74 制御部の設計 ―― 78
- 過電流保護特性を改善する ―― 86
- コラム 位相余裕とゲイン余裕 ---- 81

Appendix-A SIMetrix/SIMPLIS Introのインストール手順と制限事項 高橋 謙司 90 ■ インストールの手順 90 ■ イントロ版の制限事項 91

GE Articles

ディジタル・パワー・アンプへの応用も可能な

研 究 ディジタル選択方式スイッチト・キャパシタ電源の設計大田 –郎 …… 96

- 寄生素子による電圧降下 ―― 96 各種スイッチト・キャパシタ電源と特性解析 ―― 97
- 2倍昇圧スイッチト・キャパシタ電源の試作 ―― 100
- ディジタル選択方式スイッチト・キャパシタ電源 ―― 102
- ディジタル・パワー・アンプへの応用 ―― 104

高耐圧ならではの熱対策やサージ・ノイズ対策

デバイス 100~1200V耐圧のゲート・ドライバICの使い方西村康 ……… 107

- ブリッジ回路も1チップで簡単に駆動できる高耐圧ゲート・ドライバIC ----- 107
- ドライバ IC 一般のトラブル例:起動しない! 108
- ドライバ IC 一般のトラブル例:出力波形が発振している / ―― 109
- 大電力を扱う際のトラブル例:チップ温度が定格温度以上になってしまう ―― 110
- 高耐圧ならではのトラブル例:サージ電圧で定格電圧を超えてしまう ―― 111

太陽電池の発電エネルギーを安定化して商用電源ラインに流し込む

- 働き ―― 113 🔳 分類 ―― 114 🔳 特有の機能 ―― 115
- 太陽電池の発電能力を100%引き出すMPPT制御 ―― 116
- 電力系統を保護するために ―― 117
- 動作電圧の異なる太陽電池モジュールを接続する方法 ―― 118

発光のしくみから寿命の長さまで

放熱の必要性から故障率の考え方まで

■ LEDの効率 —— 124 LEDの発熱と放熱 —— 124 LEDのパッケージ —— 126

■ LEDの故障しにくさ ―― 126 ■ 一般照明用LEDパッケージの規格化 ―― 127





パワー・エレクトロニクス (Power Electronics. 以 下 PE)のシステムは、電力、電子および制御技術を 統合した技術分野です. D級パワー・アンプも PE シ ステムの仲間です. ここでは. シミュレーション技術 から PE システムの特徴を見てみます.

PE システムの主役は、半導体スイッチを使った電 力変換回路です。スイッチング装置を含む回路を解析 的に解くのは非常に困難で、数値計算解析法、すなわ ちシミュレーションに頼らざるをえないと言われてい ます(1).

シミュレーションは、実験、試作の代わりとして非



(a) 正帰還となっている、誤ったシミュレーション回路

55

45

35

Gain / dB

常に有効であり、アイデアをすぐに試せます、実回路 を組み立ててデバッグするのに比べて、素子の定数や 特性の変更、回路動作の確認が容易であり、短時間で 結果を出すことができます、実験、試作に比べて、安 全で安価. そして短納期であると言えます.

荒木 邦彌 Araki Kuniva

シミュレーションでの電圧、電流のデータは、実機 が動作不良の場合の指標にすることができ、実機デ バッグの能率向上に役立ちます. シミュレーションで 動作確認が済んでいれば、自信をもって実機の製作に 入れます.

プロジェクト管理の面からは、試作工程の不確定性 を下げる有用な手段として評価されています. 今や. シミュレーションなしで実機の製作に入るのは無謀と 言えます.

しかし、シミュレータは万能ではありません、シミュ レータの特性と PE 回路の動作に習熟していないと、 誤った結果を信用してしまう危険があります. 例えば. 図1(a)に示すフィードバック回路のAC解析(周波数 応答解析)では、DCの位相(極性)が反転していて実 機では絶対動かない回路でも、シミュレーションでは 図1(b)のようなもっともらしい結果を出力すること があります. 図1(c)のように過渡解析などを併用し て、正常に動作しているかどうかを確認することが必





〈図1〉シミュレータが間違った結果を出すこともある AC 解析では正帰還でも、もっともらしい負帰還の結果を出す、過渡解析などを併用して正常動作を確認する



〈図2〉PFC 整流回路

パワー・エレクトロニクスはスティフなシステム. SW₁ は昇圧コンバータのスイッチング動作をしており,時定数(τ_1)は 10ns 程度である. 電流ループの時定数(τ_2)は 100 μ s,電圧ループの時定数(τ_3)は 50ms 程度である. 数値積分の刻み幅は最小時定数の 10 分の 1,マクロな動きを観測するには最大時定数の 10 倍が必要とすると,このシステムでは 5sec を 1ns の刻みで演算しなければならず,そのステップ数は 5 × 10⁹ と膨大な数になる

要です.

また,理論的に深く考えず回路の切り貼りに終始し てしまい,思いつきばかりで理論的考察が二の次にな る危険もあります.実機での経験の浅い技術者は注意 が必要です.

PE システムの特徴

PE システムをシミュレーション技術から見ると、
(1) システムのハイブリッド性
(2) スイッチングの動作
(3) スティフネス(stiffness: 剛直性)
に特徴があります

● システムのハイブリッド性

PE システムは電力,電子,制御の統合技術です. ここで,すでにハイブリッド技術であると言えます.

負荷装置を見ると, LCR の線形電気回路, 整流回路の非線形回路, 電動機(モータ)の電気→機械エネル ギー変換装置, バッテリは電気→化学エネルギー変換 装置と, マルチ・フィジックスの分野にまたがってい ます.

制御システムでは、アナログ要素、ディジタル要素、 そしてファームウェア、ソフトウェアに広がっていま す.システムを表現するには、回路図、ブロック線図、 微分方程式、差分方程式、伝達関数、状態方程式など が使われています.

● スイッチングの動作

PE システムは、電力半導体をスイッチング動作で 使用し、スイッチの開閉時間を制御して電力変換を行 います.

非常に急峻な過渡現象であるスイッチング動作は, 非線形性と不連続性が伴うため,解の不連続性,不安 定性が原因の,収束エラーの発生による計算の中断, 数値積分法に関連した数値的振動,計算誤差の蓄積, 計算速度の極端な低下などの不具合をシミュレータに 発生させます.

特に連続性を前提とした SPICE 系の回路シミュレータ は、収束エラーの発生による計算の中断、数値積分法に 関連した数値的振動が発生する場合があります.

🛑 スティフネス

速い動作と遅い動作が混在しているシステムをス ティフなシステムと呼びます. PE システムは代表的 なスティフなシステムです. マクロな動作とスイッチ ング素子の急峻な動作間の時間的乖離が大きいからです.

シミュレーションの数値積分の刻み幅は、速いス イッチング周期に合わせて決めなくてはなりません. 一方、マクロな動作全体を観測するには、システムに 含まれる最も長い時定数の10倍程度の時間を必要と します.その結果、シミュレーションには膨大にステッ プ数が必要になるわけです.これは、システムに動き が緩慢で大きな時定数をもつ、機械や熱システムを含 む場合、顕著なものとなります.

図2に,スティフな PE システムの例として,代表







Araki Kuniva

SIMPLIS(シンプリス)は DC-DC コンバータ, D 級 パワー・アンプなどの PE システム用に開発された回 路シミュレータです. パワー・スイッチングを含む回 路を解析する場合に, SPICE 系の回路シミュレータ がもつ, 収束エラーが発生しやすい, 解析時間が長い, AC 解析(周波数応答解析)ができないなどの欠点を解 決してくれます.

しかし、デバイス・モデルの精度が十分とは言え ません、ダイオード、ツェナー・ダイオード、BJT、 MOSFET は SPICE モデルから自動変換する機能を もっていますが、基本的な要素のみをパラメータ変換 するのがほとんどです.

図1に MOSFET の SIMPLIS モデルを示します. モデル・レベルに"0001", "0011", "1032"の3レベル があります.シンプルな"0001"がデフォルトで最高速, "1032"は詳細ですが解析速度は遅くなります.

SIMPLIS の長所を活かすには、詳細モデルを使っ て解析時間を犠牲にするよりも、シンプルなモデルで 高速解析を選ぶべきだと思います.そして、スイッチ ング波形を重視する、スナバやスイッチング素子の損 失の解析などには、SPICE系の SIMetrix で詳細モデ ルを使うのがよいでしょう. 本章では、Buck コンバータを例にして SIMPLIS の使いかたを説明します.シミュレータのインストー ル法、回路図の描きかたなどの基本的な事項は、本誌 付属の CD-ROM 内の『SIMetrix/SIMPLIS 簡易マニュ アル(第2章 すぐに始めましょう)、Tutorial_2.doc』、 または文献(1)を参照してください.

シミュレーション回路の作成

● 回路図の作成

SIMetrix/SIMPLISIntro6.00 が,パソコンのCドラ イブにインストールされているものとします.

① SIMetrix_SIMPLIS を起動します. 起動すると図2 のような Command Shell がデスクトップ上に開きま す.

② Command Shellのメニューから、File→New Schematicのクリックで、図3の回路図ウィンドウが 開きます。

③ 回路図ウィンドウのメニューから, File → Select simulator から SIMPLIS を選びます(図 4). デフォル トは SIMetrix です.

④ 回路図ウィンドウのメニューから, File → Save



解析速度は LEVEL 0001 が最高速,LEVEL 1032 が最低速



 〈図2〉SIMetrix/SIMPLISの起動が成功すると開く Command Shell (コマンド・シェル)

🕅 Salect simulator 🛛 🕅	
© SIMUUX © SIMPLIS Cancel	〈図4〉シミュ クタ 回路図ウィン で File → Selec

図4〉シミュレータ・セレ マタ I路図ウィンドウ・メニュー ⁵ File → Select simulator

(E-1) (mm)	8	Capacitarios	500u:	1
Luninge Resistance	Third	Cinital Constion	0	12
Crement) 423	BOm	2 ESL (Lennist)	100n	1

〈図6〉電解コンデンサのパラメータ編集ウィンドウ

LEVEL を2~3にすると*ESR*が, 3にすると*ESR*, *ESL*が有効になる. Use Initial Condition にチェック を入れて有効にし, Initial Condition は 0V に設定

🚺 Edit Device Pai	rametera	X
Inductance	2021	12
Shunt Resistance	1.Meg	10
Saries Resistance	50m	10
Initial Condition	.000	1
	1001	

〈図7〉ロス入りイン ダクタのパラメータ 編集ウィンドウ Use IC にチェックを入 れて有効にし、Initial Condition は 0A に設定

As... をクリックし、図に名前を付けてセーブします. セーブしないとシミュレーション動作が始まらない 場合があります. セーブするフォルダ名と図名には ASCII 文字のみを使うのが無難です.

⑤ 回路図ウィンドウに図5のように回路を描きます. 図5の回路は付属のCD-ROM にも添付してあります.

● 採用した部品の説明

図5のBuck コンバータに採用した部品について説 明します.

▶ C₁:電解コンデンサ 選択先:回路図ウィンドウのメニューから, Place



〈図3〉回路図ウィンドウ

Command Shell \rightarrow File \rightarrow New Schematic, または Command Shell の白紙のアイコンをクリック



〈図5〉回路図ウィンドウに回路図を描く 必ずファイル名を付けてセーブする。ファイル名はASCII文字だけを 使うのが無難

 \rightarrow Passives \rightarrow Electric Capacitor (Simple)

Device Parameter: 図 $6(C_1$ を左ダブルクリックす ると開く)で設定します.

*ESR*を有効にするには、Level(1-3)を2以上にします. デフォルトは1です. 初期値(Initial Condition)は0にし、"Use Initial Condition"にクリックを入れます.

▶ D₁:ショットキー・バリア・ダイオード

選択先:回路図ウィンドウのメニューから, Place → From Model Library → Select Device → Diode

 L₁: インダクタ(ロスあり) 選択先:回路図ウィンドウのメニューから, Place

 \rightarrow Magnetics \rightarrow Lossy Inductor

Device Parameter:図 $7(L_1$ を左ダブルクリックすると開く)で, Series Resistance を 50m に設定します. 初期値(Initial Condition)は0にし, "Use IC"にクリックを入れます.

 \triangleright Q₁ : MOSFET

選択先:回路図ウィンドウのメニューから, Place → From Model Library → Select Device → NMOS





荒木 邦彌 Araki Kuniya

スイッチング・パワー・アンプは、D 級パワー・ア ンプとも呼ばれます.この呼称はリニア・パワー・ア ンプのA級、AB級、B級、そしてC級アンプから の連続として命名されたと思われます.

本章では、シングルエンド・プッシュプル回路で A級、AB級、B級のリニア・パワー・アンプとD級 を対比しながら、回路シミュレータで効率を考察して みます、効率とは「出力電力÷電源入力電力」です.

図1が MOSFET を用いた A ~ C 級のシングルエ ンド・プッシュプル回路の出力段の例です。 Q_1 は N チャネル、 Q_2 は P チャネルの MOSFET で、ソース・ フォロワで動作します。 V_4 、 V_5 は正負の電源、 V_1 は 入力信号です。負荷 R_1 にパワーが供給されます。

A ~ C 級の動作級 (operating class) はバイアス電流 の大きさで決まり、そのバイアス電流は V_2 , V_3 の電 圧で制御されます.

図2~図5は、A~C級アンプの入力信号(図1の V₁)対Q₁,Q₂のドレイン電流(図1のId_Q1,Id_Q2)



〈図1〉A級, AB級, B級およびC級シングル エンド・プッシュプル回路

Q₁ は Nch, Q₂ は Pch の MOSFET で, ソース・フ ォロワで動作する. V₄, V₅ は正負の電源, V₁ は入力 信号. 負荷 R₁ にパワーが供給される. A ~ C 級の動 作級はバイアス電流の大きさで決まり, そのバイアス 電流は V₂, V₃ の電圧で制御される の特性です.

🗕 A 級動作

A級のバイアス電流は最大ドレイン電流の約1/2 に設定され、各 MOSFET のドレイン電流が全動作域 でゼロになりません.



〈図2〉A級プッシュプル・パワー・アンプのバイアス・ ポイントと入出力特性

直線性は一番優れている.効率は最低, 無出力時と最大出力時 の電源入力電力は同じ値



〈図3〉AB級プッシュプル・パワー・アンプのバイアス・ ポイントと入出力特性 バイアス電流はなるべく少なくするが、I_dは全域でゼロにならず、

正負の合成特性が直線となるのが理想

🛑 B 級動作

B級では入力信号がゼロのとき,バイアス電流もゼ ロに制御されます.B級は電源入力電力から出力電力 への変換効率ではC級に次いで優れていますが,入 力がゼロのとき,ドレイン電流をいつもゼロに保ち, かつ不感帯をゼロに維持することが困難です.

Q1, Q2の非直線性によるひずみは,前段の電圧増 幅段や制御回路と組み合わせたネガティブ・フィー ドバックで改善します.不感帯も少しはネガティブ・ フィードバックで改善されますが,皆無にすることは できません.

そのため, ゼロ付近の波形の不連続性が問題になら ないアプリケーションに採用されます.

<図4>B級プッシュプル・パワー・アンプのバイアス・ ポイントと入出力特性路

バイアス電流はゼロで、 I_d ゼロの付近での不感帯もゼロが理想. V_{ss} 対 I_d の非直線が原因の波形ひずみが大きいが制御回路で補償できる. I_d ゼロの付近での不感帯も制御回路で補償できるが、 ゼロにはできない

🛑 AB 級動作

AB 級は A 級と B 級の中間のバイアス電流に制御 されます.入力信号がゼロのときのバイアス電流はな るべく少なく,各ドレイン電流が全動作域でゼロにな らず,かつ,正(N チャネル)負(P チャネル)の特性を 加算した値が 1,すなわち正負の合成特性が直線とな るのが理想です.

🛑 C 級動作

C級はゼロ・バイアスで動作し,負荷電流がゼロの 付近は不感帯となり,出力波形には大きなひずみが発 生します.

共振回路と組み合わせて,通信用送信機の出力段な



〈図 5〉C 級プッシュプル・パワー・アンプのバイアス・ ポイントと入出力特性

負荷に共振回路をもつ通信用出力用段などに使われる.汎用ア ンプとしての応用は少ない



(図6) D 級パワーアンプ(PWM 方式スイッチング・アンプ)
 V₁:入力信号, V₂:パルス幅変調(PWM)用三角波, COMP₁:PWM 用コンパレータ, U₁, U₂, U₃:デッド・タイム発生用ロジック, U₄, U₅:MOSFET ドライバ, Q₁, Q₂:主回路(出力段)MOSFET スイッチ, C₁, L₁:PWM 復調用ローパス・フィルタ, R₁:負荷抵抗





PWM 波形のスペクトラム分析 PWM方式D級パワー・アンプの 変調方式を検討する

> 荒木 邦彌 Araki Kuniya

本章のテーマは、主回路出力波形のスペクトラムを 分析し、変調方式とトポロジーの特長を明らかにする ことです、ハーフ・ブリッジ主回路で、三角波とのこ ぎり波の違いを、フル・ブリッジ主回路で2値と3値 方式の違いを検討します。

三角波比較型とのこぎり波比較型の変調ノイズ ~ハーフ・ブリッジ PWM 波形のスペクトラム分析~

本節では, PWM 方式 D 級パワー・アンプの動作 原理を確認したのち, PWM 波形の周波数スペクトラ ムを FFT 解析して, 三角波変調方式とのこぎり波変 調方式の違いを調べます.

PWM 変調方式としては、キャリア成分+変調積成 分+それらの高調波成分(変調ノイズ)が少ない方式が 望まれます.変調ノイズが少なければ、同じ S/Nを

項目	仕様値
電源	$\pm 115V$
出力電圧	最大±100V
出力電流	最大±10A
定格負荷抵抗(R ₁)	10 Ω

 $\pm 9V$

 $DC \sim 5 kHz$

入力電圧範囲

信号周波数範囲

〈表1〉シミュレーションする回路の仕様

得るのに復調フィルタの構成がシンプルになります. そこで,代表的な三角波方式とのこぎり波方式の変 調ノイズの大きさを比較してみます.

■ D 級アンプの基本形を例に

● 電圧モード、ハーフ・ブリッジ方式 例題回路は、D級パワー・アンプの基本形である「電 圧モード、ハーフ・ブリッジ方式」です。

この回路の仕様を表1に示します.

例題回路の構成

図1は、D級アンプの動作原理を確認するための回路です.

 $V_{in}(V_1)$ は入力信号, $V_{car}(V_2)$ は変調信号で三角波, またはのこぎり波です. V_{car} の振幅は両波形とも, 20 $V_{p,p}(10 V_{peak})$,周波数fは100 kHz です.

U₂, U₃, U₄は, 主スイッチQ₁, Q₂の同時ONを 防止するデッド・タイム発生回路です.ここではスイッ チング波形を理想化するため, デッド・タイムを最小 値に設定してあります. Q₁ と Q₂ は, 同時ONのタイ ミングが数十 ns 発生することがあります.

 $U_5 \ge U_6$ は MOSFET ゲート・ドライバです. これ



〈図1〉PWM 方式 D 級パワー・アンプ電力変換部の基本形のシミュレーション回路(電圧モード,ハーフ・ブリッジ,変 調波比較式)

動作原理を示すシミュレーション回路.理想的スイッチング波形を実現するため,Q₁,Q₂の短絡電流問題などは無視している

特

集

は、電圧制御電圧源をもつ理想アンプです. 実機では、 MOSFET のゲートに発振防止と di/dt を制限する目 的で抵抗を挿入しますが、スイッチング波形の理想化 のため省略してあります.

 $L_1 \ge C_1$ は復調用のLPFで、カットオフ周波数 f_C は 10 kHz です. R₁ は負荷抵抗です. V_{sp}, V_{sn} は DC 電源で、電圧はおのおの115 V です。

基本性能(DC ゲイン)を確認する

ある

V1

D級アンプのゲインは、電源電圧に比例し、変調波 の振幅に反比例します.

この方式のPWMアンプの無負荷($R_1 = \infty$)時の DC ゲイン (V_{out}/V_{in}) は、 $V_{car}(V_2)$ を理想的な三角波 またはのこぎり波とすると、次式が成り立ちます.

$$\frac{V_{out}}{V_{in}} = \frac{V_s}{V_{car}}$$

$$V_s = V_{sn} + V_{sp}$$

$$V_{car}: 変調波の振幅[V_{p-p}]$$

$$V_{sn}: 負電源電圧[V]$$

$$V_{sp}: 正電源電圧[V]$$

変調波(V_{car})と被変調波(V_{in})の関係は次のとおり です

 $dV_{car}/dt > dV_{in}/dt$

すなわち変調波のスルー・レートは、被変調波のス ルー・レートより大きくなければなりません.したがっ て、変調波がのこぎり波の場合の被変調波上限周波数



〈図3〉スイッチング波形のスペクトラム解析用シミュレーション回路(V_{sw} LPP 端子を FFT 分析, LAP1 は 20 次バター ワース LPF, $f_C = 500 \text{kHz}$) 動作原理を示すシミュレーション回路.理想的スイッチング波形を実現するため,Q1,Q2の短絡電流問題などは無視している





ハーフ・ブリッジD級パワー・アンプで検証する デッド・タイムと高調波ひずみと PSRR

> 荒木 邦彌 Araki Kuniya

本章では、ハーフ・ブリッジD級パワー・アンプ のデッド・タイムと高調波ひずみの関係、電源電圧変 動に対する抑圧特性(Power Supply Rejection Ratio; *PSRR*)をシミュレーションで検証します. 三角波比 較型他励式、方形波比較型他励式と自励発振式を例題 回路に選びました.

自励発振式は,高調波ひずみ特性,PSRRとも非 常に優れていますが,スイッチング周波数が出力電圧 によって大きく変動します.その変動を抑圧する回路 を提案し,その改善結果を示します.

デッド・タイムで生じるひずみを 自励発振式と三角波比較型他励発振式で比較

● ねらい

前章までの各種 PWM アンプのスイッチング波形 のスペクトラムのシミュレーション解析では、「PWM

電源	± 110V
出力電圧	最大 ± 100V
出力電流	最大±10A
定格負荷抵抗(R1)	10 Ω
入力電圧範囲	± 10V
信号周波数範囲	$DC \sim 10 kHz$
入力出力間ゲイン	10 倍(DC), $R_1 = \infty$

〈表1〉回路のおもな仕様

方式のD級アンプの波形ひずみはノイズ・フロア以下であり無視できる」という理想的な状態を想定していました.

実回路では、多くの要因で波形ひずみが発生します. 今回はその主因の一つであるデッド・タイム (t_D) と高 調波ひずみの関係を検討します.

▶デッド・タイム(dead time)

デッド・タイムとは、ブリッジ回路(主回路)を構成 するハイ・サイドとロー・サイドがともに OFF する 時間のことです。デッド・タイムのない($t_D = 0$ sec) 回路で主回路をドライブすると、MOSFET スイッチ のハイ・サイドとロー・サイドが同時に ON して、電 源がグラウンドに短絡されるため大きな電流が流れ、 MOSFET が壊れる可能性があります ± 1 .

▶例題回路

下記の二つの回路を例題とします.回路のおもな仕 様を**表1**に示します.

注1:実回路では、デッド・タイムを最適化しても、短絡電流を ゼロにすることはできない、D₁とD₂の逆回復電流(*I_{rr}*)が原因 である.



〈図1〉三角波比較変調型他励式ハーフ・ブリッジD級パワー・アンプ回路

V₁: 三角波(200kHz, ±11V), V₂:入力信号(±10V_{max}, DC~10kHz), U₁: PWM 変調用コンパレータ, U₄: デッド・タイム用遅 延時間設定可能バッファ, U₂: AND ゲート, U₃: NOR ゲート, S₁ と S₂: ハーフ・ブリッジ・スイッチ(R_{on} = 1m Ω, R_{off} = 1meg Ω), D₁ と D₂: フリー・ホイール・ダイオード, L₁ と C₁: 復調用 LPF(f_C = 20kHz), R₁: 負荷抵抗, V₃ と V₄: DC 電源(110V) (1) 他励発振式(三角波比較型), 電圧モード, ハーフ・ ブリッジ(図1)

(2)自励発振式,電圧モード,ハーフ・ブリッジ(図2) 図1は三角波比較型他励発振式です.これは、PWM 方式D級パワー・アンプの基本形で,前章でも紹介 しました.図2は自励発振式で,これで完全なD級 パワー・アンプとして機能します.極めてシンプルな 構成です.

三角波比較型他励発振式は,前段に制御部を追加して,さらに V₁を三角波発生回路に置き換えないと, 完全な D 級アンプにはなりません. 各回路とも, U₂, U₃, U₄がデッド・タイム発生部 です. U₄の遅延時間でデッド・タイムを発生します. ▶検討の方法

例題回路の出力波形のスペクトラムを解析することで、デッド・タイムが高調波ひずみに与える影響を検討します。

デッド・タイムだけが高調波ひずみに影響を与える ように、シミュレーション回路のすべての部品は理想 素子で構成しています.スペクトラムは、回路シミュ レータの FFT 機能を利用して分析します.



〈図2〉自励発振式ハーフ・ブリッジD級パワー・アンプ回路

U1のコンパレータには±500mVのヒステリシスが付いている.V1:入力信号(±10V_{max}, DC~10kHz),U1:コンパレータ(ヒステ リシス±500mV),X1:積分器用 OP アンプ(*GBW* = 10MHz),V2 とV5:X1 用 5V 電源,その他:図1 に同じ



〈図3〉三角波比較変調型他励式ハーフ・ブリッジD級パワー・アンプの各部波形[入力信号(V_i):10kHz, ±10V, 変調波(V_c):200kHz, ±11V] 出力波形 V_oが入力波形 V_iに対して遅れているのは, L₁ とC₁ による LPF の位相遅れのため



〈図4〉自励発振式ハーフ・ブリッジD級パワー・アンプの各部波形[入力信号(V_i):10kHz, ±10V] 出力波形 V_oが入力波形 V_iに対して遅れているのは, L₁ と C₁

はよる LPF の位相遅れのため、Vcomp-IN の波形はコンパレー タUI のヒステリシスの間を往復するように発振する。発振周波 数は、信号入力 V_i がゼロで最高(約530kHz)になり、±フル・ スケールで最低(約90kHz)になる このPDFは、CQ出版社発売の「グリーン・エレクトロニクス No.7D級パワー・アンプの回路設計」の 一部分の見本です。 内容・購入方法などにつきましては以下のホームページをご覧下さい。 http://shop.cqpub.co.jp/hanbai//books/MSP/MSPZ201201.htm







4910167120120 02600