目次

カラー口絵
　本書で開発・設計したCMOSアナログIC PWM01
　ICができるまで(1)前工程…ウェハ・プロセスのフロー
　ICができるまで(2)後工程…パッケージングのフロー
　ICができるまで(3)フォト・マスクの製作工程

第1章 CMOSアナログICの開発・設計のあらまし
　1.1 アナログICの開発フロー
　1.2 アナログIC回路設計の手順と勘所
　1.3 アナログICレイアウト設計の手順と勘所
　Appendix A アナログIC設計者になろう！

第2章 PWMコントロールIC PWM01 開発のあらまし
　2.1 PWM01の仕様検討〜回路設計までのフロー
　2.2 PWM01に使用するCMOSプロセスとトランジスタの特性

第3章 基準電圧源/電流源&レギュレータの設計
　3.1 基準電圧源の回路設計
　3.2 基準電流源の回路設計
　3.3 電圧レギュレータ(VB1)の回路設計
　3.4 電圧レギュレータ(VB2)の回路設計

第4章 OPアンプの設計
　4.1 GB = 5MHzのOPアンプ設計
　4.2 GB = 1MHzのOPアンプ設計
　4.3 加算+リミッタ・アンプの設計

第5章 三角波発振/PWMコンパレータ その他の設計
　5.1 三角波発振回路の設計
　5.2 PWMコンパレータの設計
　5.3 低電圧誤動作防止回路の設計
　5.4 オープン・ドレイン出力段の設計
　Appendix B PWM01全体回路図の検証
　Appendix C PWM01の設計予実表

第6章 CMOSアナログICレイアウト設計の基礎
　6.1 アナログICレイアウト設計のフロー
　6.2 信頼性対策上必須のESD破壊耐量の確保
　6.3 CMOS特有のラッチアップ耐量の確保
　6.4 素子レイアウトの基本的な考え方

第7章 PWM01のレイアウト設計
　7.1 基準電圧源のレイアウト
　7.2 基準電流源のレイアウト
　7.3 電圧レギュレータ(VB1)のレイアウト
　7.4 電圧レギュレータ(VB2)のレイアウト
　7.5 OPアンプのレイアウト
　7.6 リミッタ・アンプのレイアウト
　7.7 三角波発振器のレイアウト
　7.8 PWMコンパレータのレイアウト
　7.9 低電圧誤動作防止回路のレイアウト
　7.10 オープン・ドレイン出力段のレイアウト
　7.11 PWM01の全体レイアウトと各層のマスク・パターン
　Appendix D PWM01のウェハ試作工程

第8章 試作ICの評価と信頼性の確保
　8.1 試作ICの特性評価フロー
　8.2 アナログIC特性評価時の注意事項
　8.3 ICの設計品質確保と信頼性試験